Im Jahr 2018 wurde mit dem Design der hochoptimierten und flexiblen Embedded Linux Distribution rsyocto für Intel® SoC FPGAs begonnen.
Bis zu diesem Zeitpunkt waren nur Desktop Linux Distributionen wie Ubuntu einsatzfähig.
Sie sind nicht für langfristige Embedded-Anwendungen für SoC FPGA-Designs optimiert und nicht kompatibel mit dem Intel® Quartus Prime® FPGA- und SoC-EDS-Designansatz.
Die Embedded Linux Distribution rsyocto kann diese beiden Probleme mit ihrem integrierten Build-System lösen.
Daraus ergibt sich ein hohes Maß an Optimierung für spezifische Anwendungen, wie es im Embedded-Markt gefordert wird.
Um Studenten und die Linux/FPGA-Open-Source-Community zu unterstützen, wurde im Dezember 2019 die rsyocto Linux Distribution
mit einer open-source MIT-Lizenz auf GitHub veröffentlicht.
Inzwischen wurden zwei leistungsstarke FPGA-basierte Beschleuniger Umgebungen entwickelt.
Die erste Umgebung ist ein typischer Cloud-basierter FPGA-Beschleuniger, der eine Intel® FPGA PCIe-Karte in einem lokalen Server verwendet,
der einen Beschleunigungsdienst bereitstellt.
In der zweiten Umgebung wurde ein Edge-basierter FPGA-Beschleuniger mit einem Intel® Arria® 10 SX SoC FPGA implementiert. Um beide Konzepte
zu realisieren, war ein High-Level FPGA Interface Design zwischen dem Arm® -basierten Hard-Prozessor-System (HPS) und der Windows® Server Desktop
Welt mit einem selbst entwickelten PCIe Windows® Treiber von entscheidender Bedeutung.
Aufgrund der Begeisterung kommerzieller Anwender für die rsyocto Linux Distribution wurde rsyocto
von Robin Sebastian gegründet, um spezielle Features
für Industrie-, Wissenschafts- und Automobilunternehmen zu entwickeln, damit diese sich auf ihre Kernkompetenzen konzentrieren können,
indem sie ihren gesamten SoC FPGA Design Flow mit unserem Fachwissen beschleunigt bekommen.
Unmittelbar nach der Gründung konnte rsyocto diversen internationalen Unternehmen helfen, beispielsweise durch die Entwicklung
hochoptimierter Shared Memory Interfaces für den Intel® Arria® 10 SX SoC FPGA und der
Automatisierung des komplexen FPGA Design Flows mit TCL- und Python-basierten Skripten.
